今天小编要和大家分享的是EDA,IC设计相关信息，接下来我将从IC设计过程中IP核的验证测试问题，第4节 vhdl的主要描述语句ppt这几个方面来介绍。
EDA,IC设计相关技术文章IC设计过程中IP核的验证测试问题
引言
代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查；
代码覆盖率分析．研究仿真中的测试矢量是否足够；
设计性能和面积分析．在设计逻辑综合过程中分析所设计的RTL所能达到的性能和面积要求；
可测性分析：IP核设计重用中的关键技术。如何保证IP核的高测试覆盖率，如何保证IP核在集成到SoC中后的可测试性．是该阶段分析的主要目标。所以在IP核实现之前．要检查IP核设计中是否违反了可测性设计规则；
低功耗分析：SoC的重要衡量指标。我们在IP核设计阶段就需要将TP核功耗参数进行精确估计并进行相应的功耗优化设计；
基于此．本文重点讨论在IC设计过程中IP核的验证测试问题并以互联网上可免费下载的原始IP核资源为例．在与8位RISC架构指令兼容的微处理器下载成功。
1 IP核与RISC体系
1.1 IP核
IP核是具有知识产权的集成电路芯核的简称其作用是把一组拥有知识产权的、在数字电路中常用但又比较复杂的电路设计功能块（如FIR滤波器SDRAM控制器、PCI接口等）设计成可修改参数的集成模块构成芯片的基本单位，以供设计时直接调用从而大大避免重复劳动。
1.2 RISC处理器
RISC（reduced instruction set computer．精简指令系统计算机）是IBM公司提出来的、在CISC（complerinstruction set computer复杂指令系统计算机）的基础，上继承和发展起来的一种新型系统结构技术。具有结构简单指令合理成本低廉快捷高效等特点。应用前景被普遍看好。国际IT领域的大公司如IBM、DEC、Intel、ARM、Motorola、Apple、HP等先后将其力量转向RISC．并已经开发出各种基于RISC的芯片或IP核。
SoC是进行IA（Intel Architecture．智能家电）产品开发的主要方法．而基于RISC体系的EP（embedded processor，嵌入式处理器）则是SoC芯片的核心。可以说，RISC是当前计算机发展不可逆转的趋势。
1.3 VHDI语言
VHDL（Very High Speed Integrated Circuit Hardware Description Language．集成电路硬件描述语言）与Verilog HDL程序都很适合用来设计架构RCMP reconfigurable mICroprocessor，可重新规划的微处理器）。为此．我们利用VHDL设计一种嵌入式RISC8微处理器及应用芯片．设计后的IP核下载到FPGA（Field Programmable Gate Array．现场可编程门阵列）芯片上做验证，并在开发板构建视频接口模块等以利于调试和应用。