今天小编要和大家分享的是模拟技术相关信息，接下来我将从锁相环路的组成、的基本特性和应用分析，振荡电路,pll电路及信号处理装置的制作方法这几个方面来介绍。
模拟技术相关技术文章锁相环路的组成、的基本特性和应用分析
锁相环路（Phase Lock Loop，PLL）是一种自动相位控制（APC）系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号（有时也称本地振荡），这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。
1、锁相环路的组成与特性
1．1 锁相环路的组成
锁相环路由3部分组成：鉴相器PD（Phase Detector）、环路滤波器LF（Loop Fillter）和压控振荡器VCO（Voltage—Controlled Oscillator）。组成框图如图1所示：
鉴相器PD通常鉴相器由模拟相乘器和低通滤波器组成；作用是将输入信号的相位与VCO的输出信号相位进行比较，并比较结果转化为误差电压Ud（t）；该电压是两个信号相位差的函数。
环路滤波器LF 是低通滤波器，作用是滤除误差电压Ud（t）中的高频分量后得到控制电压Uc（t），并加给压控振荡器。
压控振荡器VCO 通常由变容二极管和电抗管等组成振荡电路；VCO的输出频率受Uc（t）的控制。
当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，并通过环路滤波器使压空振荡器的频率发生变化。环路设计得恰当，这种变化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，Ud（t），Uc（t）均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入信号的频率发生变化时 （VCO的控制范围），VCO的输出就能跟上这个变化，实施跟踪和捕捉的过程，达到频率相等的要求。